FIELD EFFECT
TRANSISTOR (FET)
a. JFET
FET pertemuan (Junction
FET) adalah transistor kutup tunggal. Cara kerjanya hanya memerlukan pembawa
muatan mayoritas (majority carrier). Transitor kutub tunggal ini lebih mudah dipahami
dari pada transistor bipolar.
gambar 8.1
Gambar 9.1 menunjukan
bagian dari suatu JFET. Ujung bawah disebut sumber (source) dan ujung atas
disebut cerat (drain), diantara cerat dan sumber adalah celah yang disebur kanal (chanel). Pada gambar 9.1a
di gunanakan bahan tipe n, sehingga pembawa mayoritas elektron pita konduksi.
Dengan memasang dua daerah
p pada sisi kanal, kita memperoleh JFET tipe n seperti pada gambar 9.2.b.
Daerah p ini disebut sebagai gerbang (gate). Jika kedua gerbang tersebut
dihubungkan dengan kawat luar secara terpisah maka disebut JFET gerbang ganda.
Penggunaan JFET gerbang ganda tersebut adalah untuk pencampur (mixer). Jika
kedua gerbang tersebut dihubungkan dibagian dalam maka kita peroleh JFET
gerbang tunggal, seperti gambar 9.1.c. Jika menggunakan simbol gambar 9.1c ,
kita harus ingat bahwa daerah p tersebut mempunyai potensial yang sama.
a
b
gambar 8.2
(a). Bias normal dari JFET
(b) lapisan pengosongan (depletion layers)
Gambar 9.2 menunjukkan
polaritas normal untuk bias suatu JFET kanal-n. Caranya adalah menggunakan
tegangan negatif antara gerbang dan sumber, ini membias reverse gerbang
tersebut. Karena gerbang dibias reverse, arus yang mengalir dalam penghubung
gerbang hanyalah suatu arus yang kecil dan dapat diabaikan. Untuk pendekatan
pertama, arus gerbang adalah nol.
Nama efek medan (field
effect) di hubungkan dengan lapisan-lapisan pengosongan (deplation layer)
disekitar tiap sambungan pn. Gambar 9.2 b menunjukkan lapisan-lapisan
pengosongan tersebut. Arus dari sumber ke cerat (drain) harus mengalir melalui
kanal sempit antara lapisan-lapisan pengosongan. Ukuran dari lapisan-lapisan
pengosongan tersebut menentukan lebar dari saluran konduksi. Makin negatif
tegangan gerbang, saluran konduksi semakin sempit karena lapisan-lapisan
pengosongan satu sama lain menjadi lebih dekat. Dengan perkatan lain, tegangan
gerbang mengendalikan arus antara sumber
dan cerat. Makin negatif tegangan gerbang, arus makin kecil.
Pebedaan kunci antar suatu
JFET dan suatu transistor bipolar adalah gerbang dibias reverse sedangkan basis
dibias forward. Perbedaan penting ini berarti JFET bekerja seperti suatu alat
yang tegangannya dapat di kendalikan. Secara ideal, tegangan input
mengendalikan arus output. Hal ini ini bebeda dengan transistor bipolar yang
arus inputnya mengendalikan arus outpunya. Perbedaan yang lan , FET mempunyai
impedansi input yang tinggi.
FET mempunyai beberapa
keuntungan bila dibandingkan dengan transistor, antara lain:
1. mempunyai stabilitas thermis yang tinggi.
2. Mempunyai impedansi input yang tinggi.
3. Relatif lebih tahan terhadap radiasi
4. Noise yang dihasilkan lebih rendah
5. Bekerja berdasarkan aliran pembawa minoritas saja.
gambar 8.3
Simbol skematik JFET kanal n
Sebagian besar dari JFET, sumber dan ceratnya dapat
ditukar. Dengan demikian, kita dapat menggunakan salah satu ujung sebagai
sumber dan ujung yang lain sebagai cerat atau sebaliknya. Karena alasan ini,
simbol JFET pada gambar 9.3 adalah simetris, titik gerbang dan titik tengah
kanal. Jika kita menggunakan simbol JFET simetris, kita dapat memberi nama pada
terminal JFET seperti pada gambar 9.3.
Pada gambar 9.4 ditunjukkan JFET kanal P dan simol
skematisnya:
gambar 8.4
Simbol skematis untuk JFET kanal p
Seperti yang telah dibahas terdahulu, untuk operasi
normal dari JFET terminal gerbang selalu di bias reverse. Pada kasus tertentu ,
tegangan gerbang dibuat nol. Dengan kata lain, kita dapat mengurangi VGS
menjadi nol . Keadaan ini disebut kondisi gerbang dihubung singkat (shorted
gate).
Grafik arus cerat terhadap tegangan cerat untuk
kondisi gerbang yang hubung singkat menyerupai kurva kolektor. Arus cerat
mula-mula naik dengan cepat, tetapi kemudian mendatar. Dalam daerah Vp dan VDS
(maks) arus cerat hampir konstan. Jika tegangan cerat terlalu besar, maka
JFET akan mengalami braeakdown.
Tegangan pinchoff Vp adalah tegangan
cerat ; diatas tegangan ini, arus cerat menjadi konstan. Jika tegangan cerat
sama dengan Vp, kanal menjadi sempit dan lapisan pengosongan hampir
menyentuh. Saluran kecil antara lapisan pengosongan cenderung untuk membatasi
arus. Penambahan tergangan cerat lebih lanjut, hanya mengakibatkan penambahan
sedikit arus cerat. Inilah sebabnya arus cerat dalam daerah aktif hampir
konstan.
Kurva cerat tampak sangat mirip dengan kurva
kolektor. Gambar 9.5menunjukkan kurva cerat untuk sebuat JFET. Kurva yang
paling atas adalah untuk VGS = 0 pada kondisi gerbang hubung
singkat. Tegangan pinchoff terdekat 4 Volt. Dan tegagan breakdown adalah 30
Volt. Jadi daerah aktif untuk JFET tersebut adalah 4 V<VDS<30
V.
Gambar 8.5 Kurva Cerat JFET
Seperti yang kita lihat, IDS adalah 10 mA
untuk VDS sebesar 15 V.
Suatu tegangan negatif yang dihasilkan kurva cerat
yang lain. Untuk nilai VGS
sebesar -1 V, menurunkan arus cerat kira-kira 5,62 mA dan seterusnya. Kurva
yang paling bawah untuk VGC sebesar -4V dapat mengurangi arus cerat
mendekati nol. Tegangan ini disebut titik sumbat gerbang sumber (gate source
cut off voltage) dn dinyatakan dengan notasi VGS (cut OFF).
JFET mempunyai jangkauan harga VGS (off) yang lebar. Lembar data menjelaskan VGS
(off) menghasilkan arus cerat yang sangat kecil. Misalnya lembar data JFET MPF
102 memberikan VGS (off) maksimum sebesar 8 V untuk arus cerat 2 nA.
Seperti yang telah kita lihat sebelumnya bahwa VP
adalah harga tegangan cerat yang mengambil arus untuk kondisi gerbang hubung singkat.
Karena hal ini :
Lembar data tidak memberikan harga VP ,
tetapi menyajikan VGS(off) yang ekivalen dengan VP.
Karena kondisi gerbang hubung singkat memberikan kurva cerat paling tinggi dan
VGS(off) menghasilkan kurva cerat paling rendah, jangkauan normal
dari VGS adalah:
Jika VGS dalam jangkauan ini, ID
harus dalam interval:
Sebagai contoh, dalam gamba 9.6 jangkauan normal
dari tengangan cerat adalah antara 4 dan 30 V , jangkauan normal dari arus
cerat adalah antara 0 dan 10 mA.
b.
MOSFET
MOSFET adalah singkatan dari Metal Oxida
Semikonduktor Field Effect Transistor. Sering juga disebut Insulated Gate FET
(IGFET). Hal ini disebabkan gate pada MOSFET tidak berhubungan langsung dengan
kanal, tetapi diisolasi oleh suatu lapisan oksida logam yang tipis (biasanya
silikon oksida). Kita mengenal dua macam MOSFET yaitu:
1. DE MOSFET (Depletion Enhanchement MOSFET)
2. E MOSFET ( (Enhanchemen MOSFET)
DEMOSFET adalah semacam MOSFET yang dapat beraksi
dengan deplation action (aksi pengosongan).
Dan enhanchement action (aksi peningkatan). Oleh karena itu disebut
DEMOSFET.
ENHANCHEMENT MOSFET adalah semacam MOSFET yang hanya
beroperasi dengan enhanchement action (aksi peningkatan) saja. Gambar 9.7
adalah simbol-simbol DEMOSFET dan EMOSFET.
gambar 8.7 simbol-simbol MOSFET
Di bawah ini adalah rangkaian kerja DEMOSFET kanal
n:
Gambar 8.8
Rangkaian kerja DE MOSFET
Baik tegangan positif maupun negatif yang diberikan
pada gate, tidak akan menyebabkan adanya arus gate karena adanya metal oxida
antara gate dan saluran.
Bila gate diberi muatan negatif maka muatan negatif
tersebut pada gate ini akan menolak elektron-elektron yang ada pada saluran,
sehingga arus drain ID akan berkurang (sama dengan JFET).
Pada tegangan gate tertentu, semua elektron bebas
pada saluran akan terusir, sehingga menyebabkan tidak mengalirnya arus drain ID.
Karena itu, operasi dengan tegangan gate negatif disebut deplation action (aksi pengosongan).
Bila gate diberi tengangan positif, maka muatan
positif ini menarik elektron-elektron babas pada saluran antara gate dan
substrat. Hal ini akan meningkatkan arus drain ID. Karena itu,
operasi ini dinamakan enhanchement action
, maka MOSFET ini dikatakan DE
MOSFET (Deplation Enhancement MOSFET).
Kesimpulannya adalah bahwa DE MOSFET dapat
beroperasi (bekerja) dengan memberikan tegangan gate positif maupun negatif.
Diatas adalah prinsip atau cara kerja DE MOSFET kanal n, sedangkan cara kerja
DE MOSFET kanal p semua polaritas baik tegangan maupun arus adalah kebalikan
dari uraian diatas.
gambar 9.9 Rangkaian kerja E MOSFET
Pada gambar di atas terlihat bahwa substrat (St)
menutup seluruh jalan (saluran) antara source
dan drain. E MOSFET yang hanya
bekerja dengan aksi peningkatan saja.
Pada saat VGS = 0 , tidak ada arus drain
ID yang mengalir walaupun VDD ada tegangannya. Karena
bahan p tidak dapat mempunyai pembawa muatan atau hanya sedikit sekali yang
disebabkan agitasi thermis.
Apabila gate
diberi tengangan posistif yang cukup besar, maka akan mengalirlah arus
drain ID. Karena bila gate mendapat tegangan positif maka akan terinduksikan muatan negatif pada
substrat. Muatan negatif ini berupa ion-ion negatif yang ada pada bahan p tersebut.
Selanjutnya bila tegangan positif pada gate
dinaikkan hingga mencapai suatu harga tertentu, maka elektron-elektron bebas
akan membentuk lapisan tipis yang berfungsi sebagai pembawa muatan yang
mengakibatkan arus drain ID naik.
Tidak ada komentar:
Posting Komentar